ISAPowerPC：可重构处理器架构基础

息同方向框平面图。平面图源：普林斯顿大学

VLIW 的系统比如说一个Java，该Java将多个操作者转换成一个单一且多样的程序中，该程序中将信息分派到信息同方向模组里面的模组。例如，在 AI 国家实验室里面，这种程序中可以将张量对齐算子乘法模组，并且分段地将信息其余部分发送到等价模组和转置模组等等。VLIW 的系统的绝对优势在于，通过程序中编排显示卡信息同方向的效益似乎显著降低；优点是我们所即可保证信息同方向里面各个模组两者之间的岗位损耗给与平衡，以避免天然资源未曾给与充分为了让。因此，要意味着颇高效率指派，Java所即可必即可来进行多样的静态调度。来得具体地说，Java所即可分析程序中，将信息分配给模组，知道如何对各不相同的信息同方向天然资源计时，并以在给定整整为了让最多模组的作法将标识符分解为单个程序中。归根结底，Java所即可认识到各不相同的信息同方向构造及其动态，并妥善解决推算多样的难题，以抽取颇高程序中级分段 (ILP) 并意味着颇高效率指派。

低质量模组

低质量模组由 H. T. Kung 和 C. E. Leiserson 于 1978 年导入。2017 年，Google 研发的 TPU 采用低质量模组作为推算基本构造，使其又一次烧了起来。低质量模组本身的基本概念就是让信息在运算模组的模组里面来进行悬浮，降低访存次数，并且使得构造来得加整齐，布线来得加统一，提升频率。整个模组以「节拍」作法运营，每个 PE （processing elements）在每个推算短周期处理过程一其余部分信息，并将其传达给下一个互连的 PE。

算子通过 4x4 低质量网内。平面图源：NJIT

低质量构造是指派算子乘法的有效作法（DNN 岗位损耗不具丰富的算子乘法）。谷歌的 TPU 是第一个用作 AI 的低质量模组。因此，在这之后，其他公司也加入了低质量模组行列，在自家加速硬体里面集成了低质量指派模组，例如 NVIDIA 的 Tensor Core。

可回溯显示卡

我们所熟悉的显示卡包括 CPU、GPU 和一些国家实验室，它们的流程比如说预先断定数目的微积分模组和运营时不当，这些不当是在运营时根据指派的程序中程序中断定的。但是，还有其他类别的显示卡称为「可回溯显示卡」。

基础 FPGA 的系统。平面图源：Xilinx

可回溯显示卡由包括互连推算模组、存储器模组和控制平面的复制模组转换成。为了运营程序中，专用Java似乎会框架一个可用PDF，这个PDF包括增设数组里面每个特性不当的控制位。最典型的可回溯显示卡类别是在场可编程门模组 (FPGA)。FPGA 通过启用位级可可用特质来拥护广泛的推算范围：可以可用微积分模组来意味着对任意窄数目来进行操作者的功能，并且可以融合镜像传输块以框架各不相同不等的传输紧致。 可回溯显示卡的一个优点是它们可以对用硬体叙述语法 (HDL) 编写的微显示卡建筑设计来进行建模；这使公司必即可在几个同一整整内测试者他们的建筑设计，而不是流片微显示卡，这个过程似乎所即可几个月甚至几年的整整。FPGA 的优点是细比较大的位级可可用特质效率低下，典型的编译整整似乎所即可数同一整整，并且所即可的额外线路数目占用大量紧致，而且在能量上也是浪费。因此，FPGA 有时候运用于在流片此前对建筑设计来进行原型建筑设计，因为由此产生的微显示卡将比其 FPGA 同类效率来得颇高、效率来得颇高。

显示卡的系统的效率、耗电和灵活特质的相对。平面图源：ACM Computing Surveys

虽然 FPGA 在效率和耗电方面比如说难题，但可回溯特质即使如此是 AI 国家实验室一个非；也很好的特特质。一般来说，一个微显示卡的建筑设计短周期大约是 2-3 年，每天似乎会有数不清的实验仰赖微显示卡运营。但是，一个近期制动手启动并花费数百万美元的微显示卡，有时候是基于两年多前比如说的 AI 模型的假设建筑设计的，似乎与当前的模型相关联。为了将颇高效、效率和可回溯特质结合起来，一些草创公司建筑设计了可回溯显示卡，它们被称为 CGRA（Coarse-Grained Reconfigurable Arrays）。CGRA 在 1996 年被明确指出，与 FPGA 远比，CGRA 不拥护位级可可用特质，并且有时候不具来得严格的构造和互连网内络。CGRA 不具离地的可回溯特质，但比较大比 FPGA 来得粗。

元信息操作者

元信息（Dataflow）已经有一段整整了，起源可以追溯到 1970 九十年代。各不相同于传统观念的冯诺依曼模型，它们是推算的另一种形式。在传统观念的冯诺依曼模型里面，程序中被表示为一系列程序中和临时变量。但在元信息模型里面，程序中被表示为元信息平面图（DFG，dataflow graph），其里面输入信息的一其余部分是用作按计划的操作者数（predetermined operands）推算的，推算机里面的信息根据所表示的平面图依然「悬浮」到驱动，这一过程由类似平面图象的硬体推算而来。都有的是，硬体直觉上是分段的。

深度进修硬件到元信息平面图映射的举例来说。平面图源：Wave Computing — HotChips 2017

在 AI 国家实验室的背景下，指派元信息有不限两个绝对优势：深度进修分析法则程序中是构造特质的，因此有一个由分析法则程序中层的层级构造决定的推算平面图。所以，元信息平面图已经被放入标识符里面。远比之下，冯诺依曼分析法则程序中首先被序列化为一系列程序中，这些程序中随后所即可（再次）分段化以提供者给显示卡；元信息平面图是推算难题的的系统不应是（architecturally-agnostic）表示。它抽象概念出所有源于的系统本身的不必要的理论上（例如，程序中集拥护的寄存器或操作者数等），并且程序中的分段特质仅仅均受推算难题本身的固有分段线性的限制，而不是均受推算难题本身的分段线性限制。

存储器处理过程

研究医护人员在提升国家实验室的推算发送量 (FLOP) 上花费了大量精力，即微显示卡（或系统）每秒提供者的最大推算数目。然而，镜像推算发送量并不是全部，还有存储器宽带，因其镜像推算速度多达片外存储器传输信息的速度，造成效率瓶颈。此外，从能量角度来看， AI 模型里面比如说着来得颇高的存储器出访效益，将信息移入和移出主传输器比来进行实际推算的效益颇高几个理论上。

45nm CMOS 新技术的典型存储器和推算效益。平面图源：ISSCC 2014 / M.Horowitz

AI 国家实验室公司为降低存储器效益；也采用「近大大简化过程，near-data processing」法则。这些公司建筑设计了小型且颇高效的硬件控制传输器（也称为便笺传输器，Scratchpad Memory），它们将处理过程过的其余部分信息传输在基本微显示卡上，运用于颇高速和低耗电分段处理过程。通过降低对片外传输器（大而远传输器）的出访次数，这种法则在降低出访信息整整和能源供应效益方面迈出了第一步。近大大简化过程的极端是 PIM（Processing-in-Memory），这种新技术可以追溯到 1970 九十年代。在 PIM 系统里面，主存储器模块是用数文形式化元件（如级联或乘法器）制动手的，推算处理过程位于存储器之外。因此，不所即可将传输的信息传送到里面间线缓冲器。商业化的 PIM 框架即使如此不是很典型，因为制动手新技术和法则即使如此安定，而且建筑设计有时候被相信是过分的。

基于点积三维处理过程的神经元形态推算。平面图源：Nature Communications

许多 PIM 比如说三维推算（analog computations）。具体来说，在 AI 分析法则里面，加权平均点积在三维外延里面的推算作法十分相似大脑处理过程回波的作法，这就是为什么这种应该有时候也被称为「神经元形态推算」的理由。由于推算是在三维外延里面启动的，但输入和驱动信息是数文的，神经元形态框架所即可独有的模数和数模转换器，但这些在占地面积和功率上的效益都来得颇高。

↓↓↓↓点击选读书名，查阅来得多报导

。

西宁白癜风医院哪家比较专业
昆明皮肤病检查
镇江白癜风医院哪里最好
小便困难
痰多咳嗽应该吃什么药
子宫壁厚
发烧不退
流感咳嗽厉害有痰吃什么药止咳效果好